【文/科工力量 柳叶刀】

在去年的2019年度“三星晶圆代工论坛（Samsung Foundry Forum）”会议上，三星宣布了3nm工艺，明确会放弃FinFET晶体管，转向GAA环绕栅极晶体管技术。如今又有消息披露，英特尔在5nm节点将会放弃FinFET，也要转向GAA。三家晶圆代工巨头中已经有两家改变风向，虽然台积电在其3nm工艺细节上还是秘而不宣，但放弃FinFET工艺似乎也已无悬念。

从平面MOSFET到FinFET  一切都为高集成度芯片

登上舞台不到十年，如今FinFET却又要黯然退场，强留似乎已经不可能。但是在市场的需求、技术的进步的大潮之下，从平面MOSFET（金属氧化物半导体效应晶体管），到FinFET（鳍式场效应晶体管），再到接下来GAA（环绕栅极），一切工艺都是为更高集成度的芯片服务。

自平面MOSFET器件工艺诞生后，特征尺寸就在不停地缩小，按照摩尔定律的描述，集成度几乎是18个月翻一番。尺寸的缩小不但降低了单个晶体管的成本，还可以增加晶体管的开关速度。从上个世纪九十年代的多媒体PC，本世纪初的互联网PC，到2010年代的智能移动设备，这一系列新应用市场的打开与处理器芯片性能提升密切相关。

在晶体管特征尺寸微缩的过程中，也遇到过各种困难，但是通过将铝互联改成铜互联，在栅极加入High-k材料、引入Stress engineering等方法都可以在不改变平面器件工艺的情况下把尺寸做小。

但是当栅极长度逼近20nm门槛时，对电流的控制能力急剧下降，漏电率也在升高，传统的平面MOSFET看似走到了尽头，材料的改变也无法解决问题。

这时候，由加州大学伯克利分校胡正明教授给出了新的设计方案，也就是FinFET晶体管。在FinFET中，沟道不再是二维的，而是三维的“鳍（Fin）”形状，而栅极则是三维围绕着“鳍”，这就大大增加了栅极对于沟道的控制能力，从而解决漏电问题。

胡正明在2001年在学界正式提出FinFET方案，但是真正的被商业落实还要等到十年以后。英特尔在FinFET工艺上率先出手，在2011年推出商业化的FinFET工艺技术，之后台积电也迅速跟进，在16nm节点中使用了FinFET。从16/14nm开始，FinFET成为了半导体器件的主流选择。

不过，胡正明当初还提出了另一种方案，基于SOI的超博绝缘层上硅体技术FD-SOI（完全耗尽型绝缘硅）晶体管技术。该工艺在制成的芯片在物联网、汽车、网络基础设施、消费类领域也具有一定的市场，三星、格芯、IBM、ST也一直力推，但相较于FinFET工艺，FD-SOI一直在二线徘徊。另外，业内专家也指出，由于其衬底成本高，越往上走的尺寸越难以做小，最高水平最多走到12nm，后续难以为继。

荣光不到十年  FinFET的替代者出现

自英特尔2011年商业化FinFET工艺技术后，FinFET体系结构也在持续进行改进，以提高性能并减小面积。但是物联网、大数据、人工智能、智能驾驶等新应用层出不穷，对芯片的性能提出了更高的要求。

到了5nm节点后，虽然已经使用上了EUV光刻技术，但是基于FinFET结构进行的芯片尺寸的缩小，就变得更加困难。FinFET工艺制造、研发成本也越来越高，即使在7nm、5nm仍能坚持，但是再往前似乎已经是力不从心。

图自《IEEE SPECTRUM》官网

市场对于高性能芯片的渴望不断推动技术的演进，在人们为3nm节点工艺担忧的时候，新的环绕栅极（GAA）器件出现了。与FinFET工艺中的立体沟道三面都被栅极围绕不同，到了GAA，沟道由纳米线（nanowire）构成，其四面都被栅极围绕，从而再度增强栅极对沟道的控制能力，有效减少漏电。

三大晶圆代工巨头开始转向  FinFET的退出3nm节点难挽回

在GAA工艺上，三星算是手疾眼快，抢先在英特尔、台积电之前率先接棒。2018年三星公布了被称为多沟道FET（multi-bridge-channel FET，MBCFET）的环绕栅极工艺，事实上多年之前就开始了研发。在2017年的VLSL  technology symposium会议上，IBM就发表了与三星和Global Foundries合作研发5nm GAA晶体管。